Vítáme Vás, můžete se přihlásit nebo vytvořit účet.

Cart

product (empty)

Košík je prázdný

Zboží celkem: 0 Kč

Termín obdržení zásilky
Česká pošta	Středa 10.06
PPL	Středa 10.06
Osobní odběr	Čtvrtek 11.06
Termíny jsou pouze orientační a mohou se lišit podle zvoleného typu platby. O Průběhu zásilky Vás budeme informovat e-mailem.
Při nákupu většího množství produktů negarantujeme dodání do zobrazeného data

Post-Silicon Validation and Debug

9 %

3109 Kč 3 434 Kč

Sleva až 70% u třetiny knih

Popis knihy

Part 1. Introduction.- Post-Silicon SoC Validation Challenges.- Part 2. Debug Infrastructure.- SoC Instrumentations: Pre-silicon Preparation for Post-silicon Readiness.- Structure-based Signal Selection for Post-silicon Validation.- Simulation-based Signal Selection.- Hybrid Signal Selection.- Post-Silicon Signal Selection using Machine Learning.- Part 3. Generation of Tests and Assertions.- Observability-aware Post-Silicon Test Generation.- On-chip Constrained-Random Stimuli Generation.- Test Generation and Lightweight Checking for Multi-core Memory Consistency.- Selection of Post-Silicon Hardware Assertions.- Part 4. Post-Silicon Debug.- Debug Data Reduction Techniques.- High-level Debugging of Post-silicon Failures.- Post-silicon Fault Localization with Satisfiability Solvers.- Coverage Evaluation and Analysis of Post-silicon Tests with Virtual Prototypes.- Utilization of Debug Infrastructure for Post-Silicon Coverage Analysis.- Part 5. Case Studies.- Network-on-Chip Validation and Debug.- Post-silicon Validation of the IBM Power8 Processor.- Part 6. Conclusion and Future Directions.- SoC Security versus Post-Silicon Debug Conflict.- The Future of Post-Silicon Debug.